On-demand Webinar
DDR5 ist die neueste Generation von Speicherbausteinen, mit der die maximale Datenrate auf 6400 MT/s (im Vergleich zu DDR4) verdoppelt wird. Mit diesem hohen technischen Anspruch gehen für Leiterplatten-Entwickler immer strengere Spezifikationen einher, insbesondere wenn es um Kanalverluste, Signalverzerrung, Reflexionen und Crosstalk geht, die bei höheren Frequenzen deutlich an Bedeutung gewinnen. Der Gestaltungsspielraum beim Leiterplattendesign ist dabei so gering, dass mit DDR5 erstmals eine Entzerrung auf den herkömmlichen DRAM-Chips eingeführt wird.
Die besten Tools für DDR5 PCB Design
Die gute Nachricht für die Hardware-Entwickler ist jedoch, dass Tools und kompetente Partner in der Industrie dazu beitragen können, dass bereits das erste Design ein Erfolg wird. In einem gemeinsamen Webinar mit Keysight erörtern wir einen vorausschauenden, produktiven und erkenntnisreichen Workflow, mit dem wir zu einem optimalen Design gelangen, das zuverlässig die gewünschte Geschwindigkeit erreicht.
Wir beginnen mit der Pre-Layout-Simulation, um die grundsätzlichen Designentscheidungen zu untersuchen, und gehen dann zum constraint-basierten High-Speed-Routing in Zuken CR-8000 über. Abschließend verifizieren wir das Design mit einer elektromagnetische (EM) Simulation und einer Systemsimulationen in Keysight ADS, dem Ziel, Sicherheit in Bezug auf das endgültige DDR5 PCB Design aufzubauen.
– in englischer Sprache –
Inhalte
- Die wichtigsten Unterschiede von DDR5 zu früheren Generationen
- Die Notwendigkeit einer Pre-Layout-Simulation, um zu einem optimalen Design zu gelangen (mit Keysight PathWave ADS)
- Verwendung von Constraints in Zuken CR-8000 zur schnellen Konfiguration des Routings
- Abschätzung von Crosstalk mit Zuken CR-8000
- Alles, was Sie über die genaue elektromagnetische Modellextraktion der Leiterplatte wissen müssen (mit SIPro in PathWave ADS)
- Durchführung von Simulationen auf Systemebene zur Bestimmung der Signalintegrität und Zuverlässigkeit eines Designs
Zielgruppe
- KonstruktionsingenieurInnen
- Engineering Manager
- LeiterplattendesignerInnen
- WissenschaftlerInnen
- Studenten
Referenten
-
Lance Wang, Solution Architect, SOZO Center, Zuken Inc.
Lance Wang ist ein Solution Architect, der Zukens CR-8000 für High-Speed PCB Designs weiterentwickelt. Vor Zuken war Lance Erfinder der IO Methodik und PCB SI Produktmanager bei Cadence Design Systems. Lance absolvierte den MBA (Technical Marketing) und den Master (Informatik) an der Boston University, den Bachelor (Mikrowellenfrequenztechnik) an der Shanghai University of Science and Technology. Lance ist seit 200 auch Vizepräsident des SAE/IBIS Open Forum.
-
Stephen Slater, Produktmanager für SI & PI Simulation
Stephen Slater leitet das SI & PI Produktplanungs- und Marketingteam bei Keysight PathWave Software Solution. In den letzten zehn Jahren hat Stephen eng mit Kunden zusammengearbeitet, die das Advanced Design System (ADS) von Keysight für High-Speed SerDes Kanäle, DDR-Simulationen und elektromagnetische Simulationen für Leiterplattenanwendungen einsetzen. Bevor er zu Keysight kam, schloss Stephen sein Studium an der Griffith University (Australien) mit einem Bachelor of Science in Elektrotechnik (First Class Honors) und einem Bachelor of Science in Informatik ab.
-
Tunir Dey, Application Engineer, SOZO Center, Zuken Inc.
Tunir Dey ist derzeit als Application Engineer für CR-8000 bei Zuken Inc. tätig. Tunir arbeitet eng mit Kunden im Schaltplanentwurf auf Systemebene mit Design Gateway, PCB-Layoutdesign mit Design Force, Constraint-Management, Topologieentwicklung, SI-, PI- und EMV-Analyse zusammen. Bevor er zu Zuken kam, war Tunir als Praktikant im Product Engineering in einem der großen EDA-Unternehmen tätig und verantwortete die Bereiche RF-, Mikrowellen-, Hochfrequenz- und Hochgeschwindigkeitssimulationen. Tunir absolvierte den Masterstudiengang Elektrotechnik (RF und Mikrowelle) an der Purdue University und den MBA (Finance) an der Indiana University.
